【我們為什麼挑選這篇文章】美國的半導體衰退背景，同時也是台灣半導體的起飛時間，當美國投入了大量資源要復興半導體產業，受到中國和美國夾殺的台灣，會不會受到波及？（責任編輯：林子鈞）
本文經 AI 新媒體量子位（公眾號 ID：QbitAI）授權轉載，轉載請聯繫出處
作者：量子位／問耕 夏乙 安妮
上週，數以百計的工程師齊聚舊金山。
在這個靠近矽谷灣區的明星城市，美國首次「電子復興計畫」峰會（ERI Summit）拉開帷幕。
峰會的組織者，是美國國防部高級研究計畫局 DARPA。大會演講者，包括今年的圖靈獎得主、Google 母公司 Alphabet 的董事會主席、前任斯坦福校長 John Hennessy 等多位高科技公司的掌門人和學界領袖。
在這場為期三天的大會上，討論的議題包括下一代人工智能的硬件，如何應對摩爾定律的終結，材料與集成等等。
但大會的詳細討論，在網上披露甚少。
不過，至少有一個信息，明確的傳達了出來。就在這次的大會上，美國的電子復興五年計畫，選出了第一批入圍扶持項目。
追蹤入圍項目詳情
然而，這些項目並沒有完整的公佈出來。經過一番努力，量子位終於在海量信息中，整理出一個較為完整的答案。
這些項目共分成三組，共計六個類別。
有兩類項目與設計相關：電子裝置的智能設計（IDEA），一流的開源硬件（POSH）。
IDEA
IDEA旨在創建一個「無需人工參與」（no human in the loop）的晶片佈局規劃（layout）生成器，讓沒什麼專業知識的用戶也能在一天內完成硬件設計。
而 DARPA 的願景，是最終讓機器取代人類進行芯片設計。
這個領域最大的撥款（2410 萬美元，約合 7 億 3824 萬元）給予 Cadence 公司 David White 領導的項目（還有英偉達等合作夥伴）。「這個計畫將為我們的模擬、數字、驗證、封裝和 PCB EDA 技術奠定基礎」，Cadence公司表示。
PCB EDA 指的是印刷電路的自動化設計。
據 Cadence 高級副總裁 Tom Beckley 介紹，他們的 EDA 平台 Virtuoso 已經包含機器學習技術，有大約 30 位工程師正從事這方面研究，而 IDEA 的支持能讓更多機器學習工程師加入其中。
IDEA 的全部入圍名單如下：
以上。項目詳情 DARPA 沒有公佈。不過也有一些信息具備參考價值。
去年的 EDPS 2017（電子設計過程研討會）上，David White 講述了 Cadence 旗下 Virtuoso 平台的相關進展。他主要提及了 EDA 領域面臨的現狀，以及如何使用機器學習技術進行芯片設計等等相關情況。
這個方向也和 DARPA 的需求一致。
此外，前面提過英偉達也參與了這個項目。據透露，英偉達正在開發中的最新技術，也將用於這個研究之中。英偉達的研究，其實是在 DARPA 「更快速實現電路設計」（CRAFT）計畫之中。
POSH
POSH 旨在將開源的文化和能力，帶入硬件設計領域。官方解釋說：「為了讓定製化、高性能的 SoC 系統更加普及，POSH 計畫需求開發可持續的開源 IP 生態，以及相應的驗證工具。」
DARPA 希望在 POSH 計畫的支持下，能夠創建一個經過驗證的基礎架構，每一個新的設計無需從零開始，而且要為基於開源檢查的用戶提供更深層次保證。
簡單講就是一句話，用開源的方式，實現超複雜 SoC 的低成本設計。
POSH 的獲資助入圍名單如下：
通過上述列表可見，來自桑迪亞國家實驗室的 Eric Keiter，獲得了最多的資金支持（690 萬美元，約 2 億 1100 萬台幣）。
Eric Keiter 幾年前領銜研發了 Xyce，這是一個開源的 SPICE（仿真電路模擬器）引擎。Xyce 能夠通過大規模並行計算平台，解決特大電路問題，能在常見的桌面平台和 Unix 等平台上運行。
除了模擬電子仿真之外，Xyce 還可用於研究其他網絡系統，例如神經網絡和電網等等。當然 Xyce 是開源的，傳送門在此
與架構相關也是兩個計畫：軟體定義的硬體（SDH）和特定域片上系統（DSSoC）。
SDH
這個計畫的目標，是構建運行時可基於所處理數據實時重新配置的軟件和硬件。
DARPA 對這種軟件+硬件的期望不低，是要在數據密集型算法上，性能媲美 ASIC，又不能犧牲多功能性和可編程性。
當然，更不能像 ASIC 那樣，為每一種應用開發專門的電路。
DARPA 想借這個計畫，讓美國國防部廣泛使用機器學習和裡 AI 來實現預測性後勤工作，支持決策、情報、監控和偵查等功能。
這一領域的資金，最大一筆 2270 萬美元（約合台幣 6 億 9516 萬元）撥給了英偉達。英偉達說，他們計畫在項目期間通過硬件和軟件原型來展示創新的技術。
△ Stephen Keckler
合同為期 4 年，團隊由分管架構研究的英偉達副總裁 Stephen Keckler 負責，成員除了英偉達員工之外，還有來自 MIT、伊利諾伊大學香檳分校（UIUC）加州大學戴維斯分校的研究者們。
Keckler 也是德克薩斯奧斯汀大學教授，他的研究領域包括並行計算架構、高性能計算、高能效架構、嵌入式計算等等。
關於英偉達具體要怎樣造出性能媲美 ASIC 又多功能、可編程的晶片，並沒有太多的介紹。不過這個項目的成果，受益者不止 DARPA 一家。
Keckler 說：「通過這個ERI項目開發的技術，會對電子計算設備的未來，和英偉達的未來產品有潛在影響。」
入選 SDH 的有 9 個團隊：
DSSoC
這個計畫的總體目標，是開發一個可編程框架，用來快速開發多用途的片上系統（SoC）。這個框架，要讓 SoC 設計者更容易針對特定領域的問題，將通用處理器、專用處理器、硬件加速器、內存、輸入/輸出（I/O）等內核結合、搭配起來。
DARPA 說，這一領域的團隊會從軟件定義的無線電入手進行探索，幫國防部構建靈活、適應性強、可管理、能對抗複雜信號環境的無線電系統。
DSSoC最高的一筆資金是 1740 萬美元（約合 5 億 3286 萬元台幣），撥給了亞利桑那州立大學副教授 Daniel Bliss。
△ Daniel Bliss
在這個項目中，Bliss 負責的部分叫做專注於領域的高級軟體重新配置異構（Domain-Focused Advanced Software-Reconfiguration Heterogeneous，DASH）。
亞利桑那州立大學介紹說，這個項目，與Bliss在學校裡負責的無線訊息系統和計算架構（WISCA）實驗室有著一致的目標，都是構建一個新框架，來推進高性能、嵌入式、異構的下一代處理器的開發。
團隊裡除了亞利桑那州立大學的成員之外，還有卡內基梅隆大學（CMU）、密歇根大學的學者，他們還會和 ARM、EpiSys Sciences、通用動力等公司合作。
Bliss 說，他們會理解如何構造這種新型晶片，開發出構造這類晶片的工具，還會提供為這類晶片編程讓它運行多種應用的軟體和分析工具，包括在晶片內實時運行的工具。
另外，他們還計畫在晶片中嵌入機器學習功能，讓晶片能自己學習。
緊隨其後的是一筆 1470 萬美元（約 4 億 5017 萬台幣）的資金，撥給了 IBM，由沃森研究中心的 Pradip Bose 負責。
DSSoC 全部入選項目如下：
在材料和集成領域，也有兩個計畫：單片三維片上系統（3DSoC）；新計算所需基礎（FRANC）。
3DSoC
所謂 3DSoC，就是在 CMOS 基礎上增加多層互連電路，來實現 50 倍的功率計算時間提升以及降低功耗。
這個計畫入圍的團隊最少，只有兩個。
去年7月，Max Shulaker 團隊在 Nature 上發表文章，提出變革性的納米系統新理念，把計算和數據存儲垂直集成在一個晶片之上。
與傳統集成電路結構不同，這種分層式製備實現了在層間計算、數據存儲、輸入和輸出（如傳感）等功能結構。可以在一秒內捕捉大量數據，並在單一芯片上直接存儲，原位實現數據獲得與信息的快速處理。
這個研究的題目是 Three-dimensional integration of nanotechnologies for computing and data storage on a single chip，傳送門在此
更早之前，Max Shulaker 團隊還研發出全球首台碳納米晶體管計算機。
FRANC
FRANC 專注於在存儲器中使用新的非易失性設備。這個計畫尋求利用新的材料和器件，帶來 10 倍的性能提升。
DARPA 認為這些新進步，能夠讓以內存為中心的計算架構，克服當前馮·諾依曼架構中出現的內存瓶頸。
「現在架構中，移動數據的時間，比處理的時間還長」，DARPA 還通過 LSTM、ResNet-152、Alex Net 等案例說明這個問題。
共有6個項目入選 FRANC：
獲得最多資金支持的項目，負責人是 UIUC 的 Naresh Shanbhag 教授。在他自己的主頁上，公佈了一些最新的研究。
美國電子復興計畫
上面反覆提到的美國「電子復興計畫」（Electronics Resurgence Initiative，ERI）到底是什麼？
這是從 2017 年 6 月 1 日開始，DARPA 下的一盤大棋。DARPA 期望通過此次計畫，應對微電子技術領域面臨的工程技術和經濟成本方面的挑戰。
DARPA 為此下了大手筆，預計未來五年投入 15 億美元（ 約 459.3 億台幣）。而下注的不只 DARPA，據外媒 EETimes 報導，美國國會近期也增加了對電子復興計畫的投入，每年最多注資 1.5 億美元。
據 DARPA 官方資料顯示，在 2018 財年，將有 2.16 億美元的資金流入電子復興計畫。
重金資助的背後，是美國對電子行業形勢深深的焦慮。
半個多世紀以來，美國在半導體領域一直處於領先地位，也成為美國經濟走在世界前列的保障。高速發展後的今天，當摩爾定律開始不那麼奏效，美國開始陷入長期發展的阻礙。此時再不發力，怕是將優勢全無。
在接受外媒 IEEE Spectrum 採訪時，美國電子復興計畫的負責人 Bill Chappell 表示目前是一個獨特的時間點。
「想尋求物理突破開始變得越來越難了，這是種潛在的趨勢，可以用整個系統的成本來表示。當前，無論是設計、製造還是在系統晶片上編寫軟件都變得越來越昂貴，需要更大的設計團隊來管理底層的複雜性。」Chappell 說。
讓 Chappell 焦心的除了內憂，還有外患。而這個「外患」，就包括中國。
在 2018 年的國防戰略中，五角大樓將北京定義為其向前發展的兩大強國競爭者之一。中國增加對微電子的投資開始讓五角大樓心慌，它開始擔心中國是否可能在使用中國晶片的美國軍事系統中隱藏惡意應用程序或代碼。
Chappell 表示，中國的大部分投資都是用於製造設施，而非在基礎研究上的探索。可能也是受此影響，和之前 DARPA 與大學基礎電子研究項目「聯合大學微電子項目」（JUMP）相比，電子復興計畫也開始更注重與產業的結合。
DARPA 表示，新項目與 JUMP 計畫相結合會產生巨大的能量，為下一階段的創新提供基礎，並在 2025 到 2030 年內為美國提供重要的電子技術能力。
–
晶片發展那回事
中國晶片轉型契機： 超微半導體授權中國自主設計製造的首張「x86 處理器」上市
「邊緣運算」AI 的威力：究竟是有多厲害，連 Intel 都要研發全新晶片搶攻相關市場？
（本文經 量子位 授權轉載，並同意 TechOrange 編寫導讀與修訂標題，原文標題為 〈美國下注15億美元重點搞芯片！電子復興5年計畫首批入圍項目曝光〉。）
